1 概述
MT8888是采用CMOS工艺生产的DTMF信号收发一体集成电路，它的发送部分采用信号失真小、频率稳定性高的开关电容式D/A变换器，可发出16种双音多频DTMF信号。接收部分用于完成DTMF信号的接收、分离和译码，并以4位并行二进制码的方式输出。MT8888芯片集成度高、功耗低，可调整双音频模式的占空比，能自动抑制拨号音和调整信号增益，还带有标准的数据总线，可与TTL电平兼容，并可方便地进行编程控制。
2 引脚排列与功能
MT8888芯片的引脚排列如图1所示；各引脚的功能如下：
IN+：运放同相输入端；
IN-：运放反相输入端；
GS：运放输出端；
VREF：基准电压输出端，电压值为VDD/2；
Vss：接地端；
OSC1：振荡器输入端；
OSC2：振荡器输出端；
TONE：DTMF信号输出端；
WR：写控制端，低电平有效，与TTL兼容； CS：片选端，低电平有效；
RSO：存储器选择输入端，与TTL兼容；
RD：读控制端，低电平有效，与TTL兼容；
IRQ/CP：中断信号请求端；  D0～D3：数据总线，在CS=1或RD=1时，处于高阻状态，与TTL电平兼容。
Est：初始控制输出端；
St/GT：控制输入/时间检测输出；
3 内部结构
MT8888内部由收发电路、振荡器和电源偏置电路组成。收码电路包括信号放大、拨号音抑制滤波、输入信号的高低频带通滤波、译码及锁存等功能；发码电路包括数据锁存、行列计数D/A转换和混频等功能，MT8888的内部结构如图2所示。
4 寄存器与控制
MT8888内部有两个数据寄存器，一个是只执行读操作的接收数据寄存器RDR；另一个是只执行写操作的发送数据寄存器TDR。另外，MT8888中还有两个4位的收、发控制寄存器CRA和CRB。对CRB的操作就是通过CRA中的一个特定位来操作的，因此编程中应对其进行初始化；而MT8888中的4位状态寄存器SR则用来反映收、发信号的工作状态。寄存器的选择与操作由RS0及WR和RD口线来控制，控制功能如表1所列。
表1 寄存器控制功能表
| RS0 |
WR |
RD |
功 能 |
| 0 |
0 |
1 |
写发送数据寄存器 |
| 0 |
1 |
0 |
读接收数据寄存器 |
| 1 |
0 |
1 |
写控制寄存器 |
| 1 |
1 |
0 |
读状态寄存器 |
MT8888在发送信号时可提供在种工作模式，即DTMF械、突发模式、CP模式。这三种工作模式均可通过寄存器进行设置，各寄存器的功能见表2和表3所列。
表2 控制寄存器功能表
| 控制寄存器 |
控制位 |
名 称 |
功 能 |
说 明 |
| CRA |
b0 |
Tout |
信号音输出控制 |
逻辑“1”使能信号音输出 |
| b1 |
CP/DTMF |
模式控制 |
逻辑“1”为CP模式，逻辑“0”为DTMF模式 |
| b2 |
IRQ |
中断使能 |
逻辑“1”使能中断模式，当b0=1时，接收到DTMF信号或发送完一DTMF双音信号，DTMF/CP引脚电平由高变低 |
| b3 |
RSEL |
寄存器选择 |
逻辑“1”下一次访问寄存器CRB，访问结构转回寄存器CRA |
| CRB |
b0 |
BURST |
双音突发模式 |
逻辑“0”使能双音频突发模式 |
| b1 |
TEST |
测试模式 |
逻辑“1”使能测试模式，以在IRQ/CP引脚输出延迟控制信号 |
| b2 |
S/D |
单双音产生 |
逻辑“0”允许产生DTMF信号，否则输出单音频 |
| b3 |
C/R |
列/行音选择 |
b2=1时，逻辑“0”使能产生行单音信号逻辑，逻辑“1”使能产生列单音信号 |
表3 状态寄存器功能表
| 状态位 |
名 称 |
状态标志置位 |
状态标志清零 |
| B0 |
IRQ |
发生中断;b1或b2=0 |
读状态寄存器清除 |
| B1 |
发送寄存器空（突发模式） |
暂停结束：准备发送表数据 |
读状态寄存器清除 |
| B2 |
接收寄存器满 |
接收寄存器的数据有效 |
读状态寄存器清除 |
| B3 |
DTMF信号标志位 |
检测不到DTMF信号时置位 |
检测DTMF信号已清除 |
5 应用电路
MT8888的外围电路非常简单，与微机接口也很方便，通过改变R2可调节输入信号的增益。具体应用电路如图3所示
来源于：电路图之家 |
